Maurizio PALESI
Maurizio Palesi è Professore Ordinario di Architettura dei Calcolatori presso l’Università degli Studi di Catania e Visiting Associate Professor presso l’Indian Institute of Technology Guwahati. La sua attività di ricerca riguarda le architetture dei calcolatori, con focus su sistemi many-core, Network-on-Chip, acceleratori hardware, approximate computing e architetture quantistiche. È autore di oltre 200 pubblicazioni scientifiche su riviste e conferenze internazionali.
Profilo accademico
Maurizio Palesi è Professore Ordinario di Architettura dei Calcolatori (IINF-05/A) presso il Dipartimento di Ingegneria Elettrica, Elettronica e Informatica dell’Università degli Studi di Catania . È inoltre Visiting Associate Professor presso l’Indian Institute of Technology Guwahati.
La sua attività scientifica si colloca nell’ambito delle architetture dei calcolatori, con particolare riferimento a sistemi many-core, Network-on-Chip, acceleratori hardware per applicazioni specifiche, tecniche di approximate computing e, più recentemente, architetture quantistiche multi-chip.
Formazione e carriera
Ha conseguito il Dottorato di Ricerca in Ingegneria Informatica e delle Telecomunicazioni presso l’Università di Catania, dove si è laureato con lode in Ingegneria Informatica. Dopo esperienze di ricerca e periodi all’estero (tra cui University of California, Riverside e Jönköping University), ha ricoperto ruoli accademici presso l’Università Kore di Enna e successivamente presso l’Università di Catania, dove è stato Professore Associato e poi Professore Ordinario .
Attività didattica
Svolge un’intensa attività didattica nei corsi di laurea e laurea magistrale in Ingegneria Informatica ed Elettronica, con insegnamenti che includono Fondamenti di Informatica, Calcolatori Elettronici e sistemi IoT. Ha inoltre tenuto seminari e corsi all’estero e supervisionato numerose tesi di laurea e dottorato .
Attività di ricerca e progetti
È responsabile scientifico e coordinatore di numerosi progetti di ricerca nazionali ed europei, tra cui progetti PRIN, Horizon Europe e iniziative su High Performance Computing, IoT e sistemi quantistici. Ha collaborato con enti pubblici e aziende e partecipa a iniziative di ricerca su larga scala nel campo dell’HPC e dei sistemi emergenti .
Attività editoriale e scientifica
È Associate Editor di diverse riviste internazionali di primo piano, tra cui IEEE Transactions on Computers e ACM Transactions on Design Automation of Electronic Systems, e ha svolto il ruolo di Guest Editor per numerose special issue.
È attivamente coinvolto nell’organizzazione della comunità scientifica internazionale, essendo stato chair e membro di comitati organizzativi e tecnici di importanti conferenze internazionali, e fondatore del workshop NoCArc .
Produzione scientifica
È autore di oltre 200 pubblicazioni scientifiche su riviste e conferenze internazionali, con più di 5000 citazioni e un indice h pari a 36 (Google Scholar). La sua produzione scientifica è focalizzata su architetture di calcolo avanzate, sistemi embedded e tecnologie emergenti .
Premi e riconoscimenti
Ha ricevuto diversi riconoscimenti internazionali, tra cui Best Paper Award e premi per l’attività di revisione scientifica. È Senior Member IEEE e membro ACM.