CALCOLATORI ELETTRONICI A - L

Anno accademico 2021/2022 - 3° anno
Docenti: Giuseppe ASCIA e Maurizio PALESI
Crediti: 9
SSD: ING-INF/05 - Sistemi di elaborazione delle informazioni
Organizzazione didattica: 225 ore d'impegno totale, 146 di studio individuale, 49 di lezione frontale, 30 di esercitazione
Semestre:
APRI IN FORMATO PDF   ENGLISH VERSION

Obiettivi formativi

L’insegnamento ha l’obiettivo di fornire i concetti fondamentali relativi ai sistemi di elaborazione dell’informazione.

Nella prima parte dell'insegnamento vengono introdotte le tecniche e le metodologie per la progettazione dei sistemi digitali.

Nella seconda parte dell'insegnamento vengono presentati i componenti dei calcolatori elettronici e la loro organizzazione, l’architettura del set delle istruzioni dei processori, alcune tecniche per un’efficiente implementazione dei processori e il sottosistema di memoria. Inoltre, al fine di comprendere meglio il funzionamento del processore, l'insegnamento introduce lo studente alla programmazione assembly di un processore educational.

 

Conoscenza e capacità di comprensione

Lo studente conoscerà:

-le tecniche di base per la progettazione dei circuiti digitali combinatori e sequenziali.

-le tecnologie per la progettazione di sistemi digitali a diversi livelli di astrazione.

-i moduli elementari che compongono un sistema di elaborazione

-le principali architetture del set delle istruzioni.

-le architetture di base dei processori RISC

-l’assembly di un processore RISC educational

 

Conoscenze applicate e capacità di comprensione

Lo studente sarà in grado di:

-progettare semplici circuiti combinatori e sequenziali sincroni

-sviluppare modelli di semplici sistemi digitali mediante il linguaggio di descrizione VHDL

-valutare le prestazioni di un calcolatore

-scrivere programmi nel linguaggio assembly di un processore educational

 

Autonomia di giudizio

Lo studente sarà in grado di valutare l'impatto delle scelte architetturali sulle prestazioni dei calcolatori.

 

Abilità comunicative

Lo studente sarà in grado di esporre in modo chiaro e rigoroso le conoscenze acquisite e come applicarle per la progettazione e valutazione di semplici sistemi di elaborazione.

 

Capacità di apprendere

Lo studente sarà in grado di apprendere autonomamente:

-ulteriori caratteristiche di base delle architetture dei processori

-l’assembly di altri processori


Modalità di svolgimento dell'insegnamento

L'insegnamento verra svolto utilizzando lezioni frontali, esercitazioni pratiche e lo studio di alcuni casi.

Qualora l'insegnamento venisse impartito in modalità mista o a distanza potranno essere introdotte le necessarie variazioni rispetto a quanto dichiarato in precedenza, al fine di rispettare il programma previsto e riportato nel syllabus.


Prerequisiti richiesti

Rappresentazione dell’Informazione nei calcolatori elettronici, Algoritmi. Sequenze di Controllo. Tipi di dati. Puntatori. Funzioni. Passaggio dei parametri di una funzione. Concetto di Stato. Macchina a stati finiti.


Frequenza lezioni

La frequenza non è obbligatoria ma fortemente consigliata.


Contenuti del corso

Parte I Progettazione di sistemi digitali

1.1 Progetto di reti combinatorie

* Algebra di commutazione. Espressioni booleane minime. Minimizzazione mediate il metodo delle mappe di Karnaugh e di Quine-McCluckey.

1.2 Progetto di reti sequenziali sincrone

* Introduzione alle macchine sequenziali. Gli elementi di memoria: i bistabili. Sintesi di reti sequenziali sincrone. Minimizzazione delle macchine a stati finiti.

1.3 Progettazione di un sistema digitale

Flusso di progettazione di un sistema digitale. Datapath e unità di controllo.

Linguaggi per la descrizione dello hardware. Il VHDL. Entity e architecture. Modello concorrente e sequenziale. Process. Tipi di dati. Procedure e funzioni. Simulazione.

 

Parte II Il calcolatore

2.1 Il calcolatore: astrazione e tecnologie

* I tipi di calcolatori e le loro caratteristiche. I componenti di un calcolatore elettronico e loro organizzazione. Valutazione delle prestazioni di un calcolatore. Legge di Amdhal.

 

2.2 Il linguaggio del calcolatore: l’Assembly

* Architettura del Set di Istruzione dei processori.

Traduzione e avvio di un programma: Assembler, linker e loader.

* Instruction Set Architecture MIPS64.

* Un Instruction Set Simulator per il processore MIPS 64. Operazioni logico-aritmetiche. Accesso alla memoria. Chiamate di sistema. Array. Stringhe. Chiamata a procedura.

Procedure annidate. Stack.

 

2.3 Organizzazione del calcolatore

* Organizzazione sequenziale di un processore. Datapath di un processore sequenziale. Unità di Controllo di un processore sequenziale.

* Organizzazione pipeline di un processore. Hazard nella pipeline. Valutazione delle prestazioni di un processore pipeline. Tecniche per il rilevamento e la risoluzione degli hazard nella pipeline. Schedulazione del codice per la minimizzazione degli hazard.

 

2.4 Il Sottosistema di memoria.

Memorie RAM statiche e dinamiche. Memorie asincrone e sincrone.

Organizzazione della memoria.

* Memorie cache. Politiche di Block placement, block identification, block replacement e di scrittura. Valutazione delle prestazioni della memoria.

* Tecniche per il miglioramento delle prestazioni della cache.

 

________________________________________________________________________________________________________________________

* Conoscenze minime irrinunciabili per il superamento dell'esame.

N.B. La conoscenza degli argomenti contrassegnati con l'asterisco è condizione necessaria ma non sufficiente per il superamento dell'esame. Rispondere in maniera sufficiente o anche più che sufficiente alle domande su tali argomenti non assicura, pertanto, il superamento dell'esame.


Testi di riferimento

[T1] Fummi, Sami, Silvano, “Progettazione digitale”, 2/ed McGraw-Hill

[T2] Patterson, Hennessy, “Struttura e progetto dei calcolatori”, Zanichelli

[T3] Bucci, “Architettura e organizzazione dei calcolatori elettronici: fondamenti”, McGraw-Hill

[T4] Materiale fornito del docente on line



Programmazione del corso

 ArgomentiRiferimenti testi
1Progetto di reti combinatori. Algebra di commutazione. Espressioni booleane minime. Minimizzazione mediate il metodo delle mappe di Karnaugh e di Quine-McCluckey.T1 capitoli 3 e 4, T4 
2Progetto di reti sequenziali sincrone. Introduzione alle macchine sequenziali. Gli elementi di memoria: i bistabili. Sintesi di reti sequenziali sincrone. Minimizzazione delle macchine a stati finiti.T1 capitoli 5 e 6, T4 
3Progettazione di un sistema digitale. Flusso di progettazione di un sistema digitale. Datapath e unità di controllo. Componenti di un sistema digitale. Multiplexer, Decoder, Encoder, Comparatore, Registri, Register file. T1 capitoli 7 e 8, T2 capitolo 3, T4 
4Sommatore a propagazione del riporto e Sommatore ad anticipo di riporto. Moltiplicatore e divisore. Progetto di un ALUT1 capitoli 7 e 8, T2 capitolo 3, T4 
5Linguaggi HDL. Sviluppo di un modello VHDL di sistema digitale. Simulazione di un modello VHDL. Testbench. T1 appendice A, T4 
6I tipi di calcolatori e le loro caratteristiche. I componenti di un calcolatore. Organizzazione dei calcolatori elettronici. T2 capitolo 1, T3 capitolo 5 T4  
7Architettura del Set di Istruzioni dei processori. T2 capitolo 2, T3 capitolo 5, T4  
8Organizzazione sequenziale di un processore. Datapath di un processore sequenziale. Unità di Controllo di un processore sequenziale: realizzazione cablata e microprogrammata.T2 capitolo 4, T3 capitolo 7, T4  
9Organizzazione Pipeline di un processore.T2 capitolo 4, T4 
10Assembly del processore educational EDUMIPS64. Assembler, linker e loader. Struttura di un programma assembly.T4 
11Un Instruction Set Simulator per il processore EduMIPS Instruction Set Architecture dell’EDUMIPS.T4 
12Istruzioni logico-aritmetiche. Istruzioni di accesso alla memoria. Istruzioni per il controllo di flusso.T4 
13Chiamate di sistema. Lettura e stampa di interi e stinghe. Gestione degli array.T4 
14Chiamata a procedure. Procedure annidate. Stack pointer.T4 
15Il Sottosistema di memoria. Classificazione delle memorie. Ram Statica e RAM dinamica. Cicli di lettura e di scrittura. DRAM asincrona e sincrona. Organizzazione della memoria. Decodifica degli indirizzi.T2 capitolo 5, T3 capitolo 8, T4 
16Memorie cache. Valutazione delle prestazioni delle memorie cache. Politiche di Block placement, block identification, block replacement e di scrittura.T2 capitolo 5, T3 capitolo 8, T4 
17Tecniche per il miglioramento delle prestazioni della cache.T2 capitolo 5, T3 capitolo 8, T4 

Verifica dell'apprendimento

Modalità di verifica dell'apprendimento

L'esame consiste in un'unica prova scritta e al calcolatore. Nella prova d'esame sono previsti:

  • due quesiti sulle reti logiche ( 8 punti);
  • lo sviluppo di un modello VHDL (5 punti);
  • lo sviluppo di un programma assembly (9 punti);
  • un esercizio di valutazione delle prestazioni dei calcolatori (3 punti)
  • un quesito sulle architetture dei calcolatori(7 punti).

Per superare la prova è necessario ottenere un punteggio minimo pari a 18, con almeno 5/8 punti per i quesiti sulle reti logiche, almeno 5/9 punti per lo sviluppo del programma assembly e almeno 6/10 punti per i quesiti sulle architetture (valutazione prestazione+architetture dei calcolatori).

Non sono previste prove in itinere.

La verifica dell’apprendimento potrà essere effettuata anche per via telematica, qualora le condizioni lo dovessero richiedere.


Esempi di domande e/o esercizi frequenti

Esempi di domande e/o esercizi frequenti sono disponibili all’indirizzo htpp://studium.unict.it